聯電攜手益華搶進3D-IC 助AI、影像處理、無線通訊產品加快上市

聯電(2303)與益華電腦(Cadence)今(1)日共同宣布以Cadence Integrity 3D-IC平台為核心的3D-IC參考流程,已通過聯電晶片堆疊技術認證,聯電表示,透過此合作可整合廣泛設計需求,支援邊緣人工智慧(AI)、影像處理和無線通訊等終端應用開發,助力產業加快上市時間。

聯電26日召開法說會,共同總經理王石坦言,第四季無法避免受到半導體業庫存調整影響,但會與客戶密切合作,以因應當前市場情況。資料照/聯電提供
聯電與益華電腦(Cadence)今(1)日共同宣布以Cadence Integrity 3D-IC平台為核心的3D-IC參考流程,已通過聯電晶片堆疊技術認證,支援邊緣AI、影像處理和無線通訊等終端應用開發,助力產業加快上市時間。資料照/聯電提供

聯電指出,雙方此次在晶圓對晶圓堆疊技術上的合作,採用聯電40奈米低功耗(40LP)製程,以Cadence Integrity 3D-IC平台驗證了該設計流程中的關鍵3D-IC功能,包括系統規劃和智能凸塊(bump)的創建。

Cadence的Integrity 3D-IC平台為業界首創全面3D-IC解決方案,可將系統規劃、晶片與封裝實現以及系統分析整合在單一平台上。

聯電元件技術開發及設計支援副總鄭子銘表示,過去一年,客戶在不犧牲設計面積或增加成本的情況下,尋求設計效能的提升方法,讓業界對3D-IC解決方案的興趣大為提升。

他說明,成本效益和設計可靠度提升是聯電混合鍵合技術兩大主軸,同時也是此次與Cadence合作所創造的成果與優勢,未來將可讓共同客戶享受3D設計架構所帶來的優勢,同時大幅減省設計整合所需時間。

Cadence數位與簽核事業群研發副總裁Don Chan說,隨著物聯網、人工智慧和5G應用的設計複雜性不斷增加,晶圓對晶圓堆疊技術的自動化對晶片設計工程師來說日益重要。Cadence 3D-IC設計流程及Integrity 3D-IC平台已經最佳化,結合聯電混合鍵合技術,為客戶提供全面的設計、驗證和實現解決方案,讓客戶能自信創建和驗證創新的3D-IC設計,同時加快上市時間。

廣告

聯電介紹,此參考流程以Cadence Integrity 3D-IC平台為核心,建立在高容量、多技術分層的資料庫上。該平台可針對完整3D設計專案,將設計規劃、實現和系統分析,統整在一個管理平台中。在設計初期,即可針對3D堆疊中的多個小晶片一併進行熱完整性、功耗和靜態時序設計和分析。

延伸閱讀

買回聯芯股權「3個月無進展」 聯電:持續與股東溝通履約

聯電2022年EPS7.09元「Q1產能利用率降至70%」 王石:第一季充滿多重挑戰

【聯電法說2】Q2毛利率估攀上45% 晶圓出貨、ASP齊揚

  • Yahoo財經特派記者 呂俊儀:資深財經媒體工作者,曾任採訪團隊主管,專訪過長榮集團創辦人張榮發、鴻海創辦人郭台銘,也歷經台積電創辦人張忠謀退休記者會等大事件,堅持產出最專業、富有洞見的新聞。